在我们平时使用计算机时我们敲击键盘,计算机会对我做出响应。这是什么原因呢?处理器又是如何响应外围请求的呢?其实这都是通过处理器的中断机制实现的。ARM又是怎样的中断机制?让我们一起探讨吧!
在ARM处理器里主要是通过3中情况在控制程序执行的:
1.流水方式执行程序,PC的值是下一条指令的地址,即每执行一条指令PC都加一个字的偏移。
2.通过跳转指令来控制程序执行。
B 跳转到指定的指令处执行。
BL 跳转执行,保存子程序地址并返回。
BX 跳转执行并切换到Thumb状态。
BLX 三种方式组合。
3.通过异常中断机制控制程序执行。
当异常中断发生时,系统执行完当前指令后,将跳转到相应的异常中断处理程序处执行。在进入异常中断处理程序执行完时,程序返回到发生到产生中断指令的下一条指令处执行。在进入异常中断处理程序时,要保存被中断的程序的执行现场,从异常中断处理程序退出时,要恢复被中断的程序的执行现场。
在实际情况中ARM处理器在控制程序执行时往往是以上3种方式结合执行的。
ARM有以下几种异常中断种类:
异常中断名称 |
含义 |
Reset |
复位中断, 当处理器复位引脚有效时,如系统产生复位中断则跳转至复位中断异常处理程序处执行。 有两种情况: 系统加电, 系统复位 |
Undefined instruction |
当ARM处理器认为当前指令未定义时,产生未定义的指令异常中断。 |
Software interrupt |
软中断,这是有用户定义的中断指令。可用于用户模式下的程序调用的特权操作指令,在RTOS中可以通过该机制实现系统功能调用。 |
Prefech Abort |
指令预取中止,预读指令地址不存在或不能访问则产生该中断。 |
Data Abotr |
数据访问中止,数据访问指令地址不存在或不能访问则产生该中断。 |
IRQ |
外部中断请求,当处理器外部引脚有效时,且CPSR的寄存器I被清除时,产生该中断,并调用中断服务子程序。 |
FIQ |
快速中断请求,当处理器快速外部引脚有效时,且CPSR的寄存器F被清除时,产生该中断,并调用中断服务子程序。 |
呵呵,让我们来看看ARM的异常中断响应过程吧!
1.保存处理器当前状态、中断屏蔽位及各条件标志位。怎样保存呢?
ARM的6种模式下都有自己的SPSR,它就是通过把当前的CPSR保存到将要执行异常中断的SPSR_mode实现的。
2.设置当前的CPSR的相应的标志位。
设置M、I、F等控制位。
3.将lr_mode设成返回地址。
4.将PC指向中断向量表的地址,跳转到对应的中断服务程序处执行。
5.恢复被中断处理的处理器状态。(将SPSR_mode复制到CPSR)
6.返回到发生异常中断的下一条指令处执行。(即PC = lr_mode)
用伪代码描述如下:
lr_mode = pc
spsr_mode = cpsr
cpsr[4:0] = exception mode
if <exception mode> == Reset or FIQ then
cpsr[6] = 1
cpsr[7] = 1
pc = exception mode vector address
cpsr = spsr_mode
pc = lr_mode
分享到:
相关推荐
ARM9(以S3C2410为例)中断机制 ARM异常机制介绍 异常向量表 中断处理
在我们平时使用计算机时我们敲击键盘,计算机会对我做出响应。这是什么原因呢?处理器又是如何响应外围请求的呢?其实这都是通过处理器的中断机制实现的。ARM又是怎样的中断机制?让我们一起探讨吧!
本文是基于ARM S3C2410X系统的Linux 2.6中断、异常和系统调用的处理分析。...1. ARM的硬件中断机制 2. Linux 2.6对ARM中断向量表的初始化 3. Linux 2.6对ARM中断、异常的处理(从汇编-->C语言函数;asm_do_IRQ)
为公司员工编写的嵌入式软件开发基础知识培训教材。 内容包括ARM Cortex-M内核的基本知识,中断的概念,ARM中断的机制。
ARM 体系结构所支持的异常和具体含义如下: 1、复位(优先级1) 当处理器的复位电平有效时,产生复位异常,程式跳转到复位异常处执行(异常向量:0x0000,0000); 2、未定义指令(优先级...
ARM处理器异常中断处理概述 当异常中断发生时,系统执行完当前指令后,将跳转到相应的异常中断处理程序处执行。当异常中断处理程序执行完成后,程序返回到发生中断的指令的下一条指令处执行。在进入异常中断...
Lecture 06.ARM中断机制_myf.pptx Lecture 07.Cortex-M3 C程序设计.pptx Lecture 08.ARM异常机制_myf.pptx Lecture 09.系统总线_myf.pptx Lecture 10.存储器系统myf.pptx Lecture 11A.输入输出系统1_myf.pptx ...
2. ARM编程模型和异常中断 3. S3C2440系统结构及片上资源介绍 4. S3C2440时钟电源管理 5. S3C2440的中断体系结构 第十讲 S3C2440主存储器配置 1. S3C2440存储控制器特性 2. SDRAM原理分析 3. NandFlash原理分析 第十...
最终查明是任务切换过程破坏了cortex内核的中断机制所致,但为何同样采用了cortex内核的LM3S8962芯片却没有出现该问题?本文将向你讲述这其中的原因,同时你还可以了解到操作系统任务切换的基本原理以及cortex中断...
ARM处理器异常中断处理概述 当异常中断发生时,系统执行完当前指令后,将跳转到相应的异常中断处理程序处执行。当异常中断处理程序执行完成后,程序返回到发生中断的指令的下一条指令处执行。在进入异常中断处理...
包含七章 包含40个课件 ...2.2.2.3 ARM编程模型3-4-ARM v6指令集,2.2.2.4 ARM编程模型4-中断与异常,2.2.2.5 ARM编程模型5-外部IO,1.5嵌入式系统的应用领域和发展趋势,1.4嵌入式系统的分类 - 副本
当一个异常发生时,ARM处理器总是切换到ARM状态(即非Thumb状态)。Thumb指令集没有包含进行异常处理时需要的一些指令,因此在异常中断时,还是要使用ARM指令。
基于ARM的体系结构以及多种异常的存在,ARM异常响应的处理不得不考虑存储模式、返回地址、中断向量、堆栈空间以及处理器的状态等多方面的问题,本文从使用的角度较为全面地分析了ARM的异常处理机制,并以ARM7内核的...
详细阐述CortexM3异常的分类、优先级、进入和退出,以及在CortexM3异常处理机制中使用的新技术——迟到(latearriving)和尾链(tailchaining);最后,比较CortexM3和ARM7异常控制机制的区别,并量化分析迟到和...
│ ├47 - ARM异常及中断1 .avi │ ├48 - ARM异常及中断2.mp4 │ ├49 - 第一个裸板试验1.avi │ ├50 - 第一个裸板试验2.mp4 │ ├51 - S5PV210启动原理1.mp4 │ ├52 - S5PV210启动原理2.avi │ ├53 - ARM硬件...
CortexM3是ARM公司第一款基于ARMv7M的微控制器内核,在指令执行、异常控制、时钟管理、跟踪调试和存储保护等方面相对于ARM7有很大的区别。尤其在异常处理机制方面有很大的改进,其异常响应只需要12个时钟周期。NVIC...
ARM内核介绍,介绍ARM发展历史,ARM系列内核的区别,精简指令集和复杂指令集,ARM中断异常分类,及处理机制,及各个寄存器的功能与作用介绍,总的介绍的非常详细,对刚接触ARM的同学来说,可以减少很多弯路。
1 第一章 绪论....................................................................................................................................1 1.1 概述................................................
3.3.6异常和中断98 3.3.7双堆栈机制105 3.4ARM CortexM3存储器系统107 3.4.1存储器映射107 3.4.2位带操作110 3.4.3存储格式112 3.5ARM CortexM3的低功耗模式113 3.6本章小结114 习题3115 第4章基于ARM...